2005-03-18 ■ 午前対策 授業連絡 プロセッサーアーキテクチャ 命令サイクル 実行の手順 有効アドレスの計算、アドレス修飾 直接アドレス指定 間接アドレス指定 インデックスアドレス指定 ベースアドレス指定 相対アドレス指定 即値アドレス指定 高速化方法 RISCとCISC パイプライン VLIW マルチプロセッサープロセッサーの性能 クロック周波数 MIPS メモリアーキテクチャ メモリの高速化 キャッシュメモリ メモリインターリーブ VRAM